重排序缓存（re-order buffer），理学-计算机科学技术-计算机体系结构-微体系结构-流水线调度，在动态调度流水线处理器中，用于实现指令在乱序执行之后按照原有顺序提交的缓存结构。在最初的处理器动态调度乱序执行机制中，主要分三个阶段：发射（issue）、执行（execute）和写结果（write result）。动态调度Tomasulo算法则增加了一个被称为“提交（commit）”的过程。在写结果阶段，指令的结果暂时被存储在重排序缓存（又称重排序缓冲区）中。随后，指令执行的结果再被储存到寄存器或主存储器中。如果其他指令急切需要此结果，那么重排序缓存可以直接为其提供所需的数据。