访存消歧（memory disambiguation），理学-计算机科学技术-计算机体系结构-微体系结构，在乱序执行处理器中，避免由于访存指令之间存在数据相关产生错误的机制。这种机制由处理器中的逻辑电路实现，保证在乱序执行处理器中访存指令间的数据相关不被违反，在处理器执行时检测访存操作之间的数据相关，并在数据相关被违反时能够进行恢复。根据先后指令的读/写操作，数据相关可分为读后写（WAR）、写后写（WAW）、写后读（RAW）三种。具体来说，写后读相关是读操作从一个内存位置读值，而该内存位置是前面最近的一个写操作写的位置；读后写相关是写指令向一个内存位置写，该内存位置是前面一个读操作读的内存位置；写后写相关是两个写操作向同一个内存位置写值。现代高性能处理器普遍采用乱序执行技术来提升指令执行效率。在乱序执行处理器中，当先后两条访存指令存在数据相关时，乱序执行可能会引发错误。另外，访存指令的访存地址通常需要到执行时才能确定，所以判断访存指令之间是否存在数据相关就变得更困难。支持乱序执行的处理器必须要有相应机制避免、检测、纠正这种错误，这些机制被称为访存消歧。