射极耦合逻辑

射极耦合逻辑（emitter-coupled logic）是2018年全国科学技术名词审定委员会公布的计算机科学技术名词。一类以多个双极型晶体管的发射极相互耦合加上射极跟随器组成的高速数字电路。它通过限制发射极电流以避免晶体管进入饱和区，从而提高开关速度。